100G CWDM4や100G SR4、25G DACなどでも使われるRS-FEC。高速な変調方式に伴う不安定な伝送特性を補う素晴らしい技術ですが遅延が増えてしまいます。遅延の影響がどれほどアプリケーションのパフォーマンスに依存するかはアプリケーション次第なのですが、HPCなどの高密度クラスターでの演算処理能力を要求する場合には特に遅延の影響が大きいと言われます。

FECにもさまざまな方式があり、RS-FECは比較的遅延が少ない方式で。理論上の最低遅延はxxx。遅延が多いことで有名な10G-Tで採用されているLDPCは理論値が2.5usec。実際のイーサネットスイッチ間の接続でFECの設定変更によって実測される遅延の違いを調べてみました。

100G CWDM4 RS-FECの遅延

測定器はRS-FECの処理能力を持たないために、測定器からイーサネットスイッチまではFEC OFFで接続し、スイッチ間でのFEC ON/OFFの違いを測定します。接続としては三角形ですね。

  FEC OFF FEC ON
Latency    
     

FEC RS(528, 514)

10G-T LDPCの遅延

2.5microseconds

スイッチ間を、10G-Tと10G SRで切り替えて差を測定。

  10G-T 10G SR
Latency    
     

 

使用機器

   
BERT測定器 VeEX RXT1200/6200(2.000.12)
イーサネットスイッチA EdgeCore AS7712(AOS)
イーサネットスイッチB EdgeCore AS7326(SONiC)

 

  BERin block time latency
RS(528,514) 3.92E-05 51.2ns ~87ns
       

ethernet alliance 10GBASE-T: 10 Gigabit Ethernet over Twisted-pair Copper

http://www.ethernetalliance.org/wp-content/uploads/2011/10/static_page_files_127_10GBASE_T2.pdf


コメント欄を読み込み中